module RgGen::SystemVerilog::RAL